Intel Xeon M Dual-Core Prozessoren

4 CPUs gelistet
0 CPUs abgebildet

Markteinführung der Intel Xeon M(obile) Dual-Core Prozessoren war am 14.03.2006. Die Schnittstelle zum Mainboard ist der ZIF Sockel M.

Intel Xeon M “Sossaman” Low-Voltage Prozessoren

Merkmale: Pentium M Mikroarchitektur mit dynamischer Ausführung
                 65 nm Fertigungsprozess
                 2 Prozessorkerne
                 64 Bit Datenbus
                 32 Bit Adressbus
                 Demand Based Switching mit Enhanced Intel Speedstep Technologie
                 Execute Disable Bit Funktion
                 Virtualisations Technologie
                 beherrscht die Befehlssätze MMX, SSE, SSE2 und SSE3
                 2 x 64 KB L1 Cache (jeweils 32 KB Befehls- und write-back Daten-Cache)
                 2048 KB L2 Cache
                 Dualprozessorfähig

Intel Xeon LV 1,66MHz

CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Quad-Pumped FSB:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
Produktionsdatum:

478-pin mFCPGA
Sossaman
M
1667 MHz
x 10,0
166 MHz
667 MHz
2 x 64 KB
2048 KB

65 nm
SL98Q/SL9HP
 

1,275Volt        31Watt TDP

Intel Xeon LV 2,00MHz

CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Quad-Pumped FSB:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
Produktionsdatum:

478-pin mFCPGA
Sossaman
M
2000 MHz
x 12,0
166 MHz
667 MHz
2 x 64 KB
2048 KB

65 nm
SL8WT/SL9HN
 

1,275Volt        31Watt TDP

Intel Xeon LV 2,16MHz

CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Quad-Pumped FSB:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
Produktionsdatum:

478-pin mFCPGA
Sossaman
M
21660 MHz
x 13,0
166 MHz
667 MHz
2 x 64 KB
2048 KB

65 nm
SL9HM
 

1,275Volt        31Watt TDP

Intel Xeon M “Sossaman” Ultra Low-Voltage Prozessoren

Merkmale: Pentium M Mikroarchitektur mit dynamischer Ausführung
                 65 nm Fertigungsprozess
                 2 Prozessorkerne
                 64 Bit Datenbus
                 32 Bit Adressbus
                 Demand Based Switching mit Enhanced Intel Speedstep Technologie
                 Execute Disable Bit Funktion
                 Virtualisations Technologie
                 beherrscht die Befehlssätze MMX, SSE, SSE2 und SSE3
                 2 x 64 KB L1 Cache (jeweils 32 KB Befehls- und write-back Daten-Cache)
                 2048 KB L2 Cache
                 Dualprozessorfähig

Intel Xeon ULV 1,66MHz

CPU-Typ:
Kern:
Sockel:
CPU-Takt:
Taktmultiplikator:
Bustakt:
Quad-Pumped FSB:
Level1 Cache:
Level2 Cache:
Transistoren:
Fertigungsprozess:
sSpec:
Produktionsdatum:

478-pin mFCPGA
Sossaman
M
1667 MHz
x 10,0
166 MHz
667 MHz
2 x 64 KB
2048 KB

65 nm
SL9HS
 

1,213Volt        15Watt TDP

nach oben