Markteinführung:

2001

Kern:

Tualatin

Fertigungstechnologie:

CMOS (Complementary Metal Oxide Semiconductor)

Datenbusbreite:

64 Bit

Adressbusbreite:

32 Bit

Befehlssatzerweiterungen:

MMX und 70 SSE (Internet Streaming SIMD Extensions)

Coprozessor:

On-Chip integriert

Adressierbarer Speicher:

4 GB

Virtuelle Speichergröße:

64 TB

Low-Power Unterstützung:

Powermanagement
     - System-Management-Mode (SMM)
     - AutoHALT state
     - Quick Start state
     - HALT/Grant Snoop State
     - Deep sleep state
     - Deeper Sleep state
     - Enhanced Speedstep Technology

Werte zu Spannung, Temperaturbereich und Verlustleistung entnehmen sie den sSpec Informationen

Architektur:

P6 Mikroarchitektur
Superpipelined, superscalare, dynamic execution Architektur
Dual independent Busarchitektur
Erweiterter 64 Bit Datenbus
Integrierter Speicherbus Controller
Integriertes Speichermanagement
Integrierter Cachecontroller
Nonblocking Level1 Cache
     - 4-way set-associative
     - separater 16 KB Befehlscache
     - separater 16 KB Datencache
Gemeinsamer On-Chip nonblocking Level2 Cache
     - 8-way set-associative
     - gemeinsamer Befehls- und Datencache
     - arbeitet mit Prozessortakt
     - mit Fehlerkorrektur ECC (error correcting code)

Merkmale:

Optimiert für 32 Bit Betriebssysteme und 32 Bit Anwendungen
Verbesserte 16 Bit Performance
AGTL+ Systembus
Multiple Sprungvorhersage
Dataflow Analyse und spekulative Execution