Markteinführung:

01.05.1999

Fertigungstechnologie:

CMOS (Complementary Metal Oxide Semiconductor)

Datenbusbreite:

64 Bit

Adressbusbreite:

32 Bit

Befehlssatzerweiterungen:

MMX

Coprozessor:

On-Chip integriert

Adressierbarer Speicher:

4 GB

Virtuelle Speichergröße:

64 TB

Low-Power Unterstützung:

Erweitertes Power Management
  - system management mode (SMM)
  - FPU auto idle
  - low power suspend mode

Architektur:

Pin-Kompatibel zum Intel Pentium MMX
Superscalar superpipelined Architektur
 - Integer- und Gleitkommabefehle können parallel verarbeitet werden
Optimiert für 16-Bit und 32-Bit Betriebssysteme und Anwendungen
Erweiterter 64 Bit Datenbus
Integriertes Speichermanagement (MMU)
Integrierter Cache Controller
2 Level1 Caches:
   * 16 KB Cache mit MESI protocol Unterstützung, dual-ported
         - 4-way set associative
         - gemeinsamer Befehls- und Datencache
         - konfigurierbar als write-through oder write-back
   * 256 Byte Befehls Cache
         - 8-entry
         - fully-associative

Merkmale:

Verbesserte Sprungvorhersage (enhanced branch prediction)
Register renaming
Out-of-order execution
Speculative execution
Data dependancy removal
Single-cycle execution and instruction decode
Die Integer-Performance des Cyrix MII ist besser als die gleichgetakteter Intel Pentium MMX CPUs, deshalb verwendete man beim MII das PR-Rating, die relative Performance zum entsprechenden Intel Pentium MMX